岗位：射频/时钟芯片ATE Wafer测试工程师（CP测试）
岗位职责：
1、独立主导射频及时钟芯片的晶圆级测试全流程，制定并落地CP测试方案，涵盖DC参数、AC参数、射频性能及功能验证等多维度测试，设计专属测试用例，完成测试执行并输出专业CP测试报告与晶圆Map。
2、负责基于Teradyne UltraFlex或Advantest V93000等ATE设备开发、调试并优化晶圆级测试程序，持续提升测试自动化水平，压缩测试时间，降低测试成本。
3、熟练操作Probe Station（如FormFactor、Tokyo Electron等品牌），完成晶圆对准、探针卡对接、扎针精度校准等核心操作；负责探针卡的选型、验证、维护及接触电阻管控，处理高频探针卡的阻抗匹配与串扰控制问题。
4、执行射频及时钟芯片的专项晶圆级测试，包括GHz级射频信号测试（S参数、EVM、ACLR、P1dB等）以及时钟核心指标测试（相位噪声、抖动Jitter等），确保晶圆级射频性能与时钟精度满足设计规格。
5、开展晶圆级可靠性预筛测试（WLR），如TDDB、HTOL、ESD等，输出可靠性数据以支持车规认证（AEC-Q100/Q200）。
6、深入分析晶圆Map的失效模式，识别cluster defect、edge exclusion、系统性失效等特征，与晶圆厂（Fab）及设计团队协作定位工艺偏差或设计缺陷，推动工艺改进与芯片性能迭代。
7、监控CP量产良率、测试时间、重测率等关键指标，识别异常批次，制定并优化晶圆级出货标准，把控晶圆出货质量。
任职资格：
1、微电子、电子工程、集成电路等相关专业本科及以上学历，具备三年及以上射频或时钟芯片ATE wafer测试（CP测试）工作经验，有量产测试主导经验者优先。熟悉时钟去抖器、时钟发生器、时钟缓冲器等芯片测试者尤佳。
2、精通Teradyne UltraFlex或Advantest V93000等主流ATE平台，熟练使用ATE专用开发环境（如IG-XL、SmarTest等），具备复杂测试程序独立开发、调试及优化能力。
3、精通射频及时钟芯片的晶圆级测试原理与全流程测试方法，熟悉S参数、相位噪声、抖动（Jitter）、EVM、ACLR等射频及时钟核心指标的测试方法，具备高频探针卡（RF Probe Card）的选型、验证与调试经验。
4、熟练操作Probe Station，精通晶圆对准、探针卡对接、扎针精度校准等核心操作，熟悉悬臂式及垂直式探针卡的结构特性与维护要求。
5、熟练操作相噪仪、高精度示波器、频谱分析仪、矢量网络分析仪等高端测试仪器，能够精准采集并分析射频及时钟测试数据。
6、具备扎实的晶圆Map分析能力与良率统计方法，能够通过失效模式反推工艺或设计层面的根本问题，熟悉半导体制造工艺窗口与PCM（Process Control Monitor）数据解读。
7、熟悉SPI、I2C、SMBus等芯片接口协议的晶圆级测试方法，具备扎实的模数电路知识，了解射频前端（LNA、PA、SW）及时钟树（PLL、Buffer、Jitter Attenuator）等芯片的核心特性。
8、具备与晶圆厂（Fab，如中芯国际、华虹等）及封测厂（OSAT）的协作经验，熟悉晶圆制造至封装测试的全流程衔接。
9、具备强独立问题解决与技术攻关能力，良好的项目管理及跨部门协作能力，学习、创新、抗压能力突出，关注行业技术发展动态。
10、有中芯国际或华虹等国内Fab的CP测试经验者优先；有SiGe或CMOS工艺射频芯片测试经验者优先；有车规芯片（AEC-Q100）测试经验者优先。
您的位置：